Ein moderner Chip im 5-nm-Prozess kostet über 500 Millionen Dollar Entwicklungsaufwand. Hunderte Ingenieure arbeiten zwei bis drei Jahre daran. Cadences ChipStack Super Agent Plattform ist der erste ernsthafte Versuch, diese Gleichung mit agentenbasierter KI zu verändern: Ein System, in dem KI-Agenten nicht einzelne Schritte optimieren, sondern den gesamten Designablauf von RTL bis GDSII planen, ausführen und koordinieren. Zehn der größten Halbleiterhersteller der Welt, darunter NVIDIA, Qualcomm und Samsung, setzen es bereits in der Produktion ein.
ChipStack ist kein Chatbot, der auf bestehende Tools aufgesetzt wurde. Es ist ein dreischichtiges Agentensystem: Ein Super Agent zerlegt komplexe Designziele in Pläne, domänenspezifische Task-Agenten führen diese aus, und ein Agent Fabric verbindet alles mit Foundation-Modellen und proprietären Halbleiterdaten. Die Behauptung: 10-mal mehr Automatisierung im IC-Design-Workflow als bisher möglich.
Warum die Halbleiterbranche jetzt Agentic AI braucht
Die Chipindustrie hat ein Ressourcenproblem. Laut Bloomberg erreichte der globale Chip-Design-Markt 2025 ein Volumen von 24 Milliarden Dollar, aber qualifizierte Ingenieure werden immer knapper. Rund 53% der Halbleiterunternehmen berichten über Schwierigkeiten bei der Rekrutierung von Fachleuten mit fortgeschrittener EDA-Expertise. Allein in den USA fehlen bis 2030 geschätzt 23.000 Design-Ingenieure.
Für die DACH-Region ist die Lage ähnlich angespannt. Infineon, Bosch Semiconductors und die verschiedenen Fraunhofer-Institute konkurrieren um denselben schrumpfenden Talentpool. Wer an der Spitze des Halbleiterdesigns mitspielen will, braucht Werkzeuge, die vorhandene Ingenieure produktiver machen.
Gleichzeitig wird jede Chipgeneration komplexer. Ein modernes System-on-Chip enthält Dutzende Milliarden Transistoren. Der traditionelle Workflow ist schmerzhaft sequenziell: Synthese durchführen, Ergebnisse prüfen, Parameter anpassen, Place-and-Route starten, Timing checken, iterieren, Signoff laufen lassen, Violations finden, drei Schritte zurückgehen. Jede Übergabe zwischen Tools ist ein Engpass, an dem Erfahrungswissen mehr zählt als Dokumentation.
Genau für diesen Typ Problem wurde Agentic AI entwickelt. Nicht um Ingenieure zu ersetzen, sondern um die monotone Orchestrierung zwischen Tools zu automatisieren, damit menschliche Expertise sich auf Architekturentscheidungen konzentriert statt auf Parametertuning.
ChipStacks dreischichtige Architektur
Was ChipStack von früheren KI-Ansätzen in der EDA unterscheidet (auch von Cadences eigenem Cadence.AI-Portfolio oder Synopsys DSO.ai), ist der Umfang. Frühere Systeme optimierten einzelne Schritte. ChipStack orchestriert ganze Abläufe.
Der Super Agent: Planer und Koordinator
Der Super Agent steht an der Spitze. Man gibt ihm ein übergeordnetes Designziel, etwa “Optimiere diesen Block für minimalen Stromverbrauch im 3-nm-Prozess bei 1,2 GHz Taktfrequenz,” und er zerlegt das in einen strukturierten Ausführungsplan. Er entscheidet, welche Tools in welcher Reihenfolge mit welchen Parametern laufen, und passt den Plan anhand von Zwischenergebnissen an.
Man kann ihn sich vorstellen wie einen erfahrenen Staff Engineer, der den gesamten Designflow kennt und zwischen dem Logic-Design-Team, dem Physical-Design-Team und dem Signoff-Team koordiniert. Nur dass er keinen Urlaub nimmt und sich an jeden Designparameter erinnert, den er je gesehen hat.
Task-Agenten: Domänenspezialisten
Unter dem Super Agent arbeiten vorverifizierte Task-Agenten für spezifische Bereiche: Logic Design, Physical Design, Signoff und Verifikation. Jeder Task-Agent kennt die Tools und Randbedingungen seines Bereichs im Detail. Der Physical-Design-Agent beispielsweise beherrscht Cadence Innovus vollständig: welche Einstellungen die Routingfähigkeit beeinflussen, wie man Congestion gegen Timing abwägt, wann inkrementelle Optimierung sinnvoll ist und wann ein kompletter Neulauf.
Der Zusatz “vorverifiziert” ist entscheidend. Das sind keine generischen LLM-Agenten, die Tool-Flags halluzinieren. Sie wurden gegen Cadences eigene Tool-Dokumentation und Design Rules validiert. Wenn ein Task-Agent einen bestimmten ECO-Flow vorschlägt, kennt er die exakte Befehlssyntax und das erwartete Ergebnis.
Agent Fabric: Die Intelligenzschicht
Das Agent Fabric ist die Plattform darunter, die alles verbindet. Es integriert Foundation-Modelle (vermutlich feinabgestimmte LLMs) mit domänenspezifischem Kontext, Cadences proprietären Halbleiterdaten und den jeweiligen IP- und Design-Daten des Kunden. Hier liegt ChipStacks Wettbewerbsvorteil: Jahrzehnte an Cadence-Tool-Daten und Designwissen, kodiert in ein System, das keine generische KI replizieren kann.
Laut EE Times steht dieser Wechsel für einen Paradigmenwechsel von “toolzentriertem” zu “zielorientiertem” Design. Ingenieure denken nicht mehr darüber nach, welches Tool als nächstes laufen muss, sondern welches Ergebnis sie erreichen wollen.
Wer ChipStack einsetzt (und was sie sagen)
Die Kundenliste liest sich wie das Who’s Who der Halbleiterbranche. Zehn Unternehmen bestätigten den Einsatz oder die Zusammenarbeit zum Launch:
NVIDIA setzt ChipStack in seinen “fortschrittlichsten Chip-Design-Programmen” ein. Gary Brown, VP Physical Design und Signoff EDA bei NVIDIA, berichtet von “beeindruckenden Produktivitätsgewinnen” durch das tiefe Verständnis der Agenten für Cadences EDA-Tools.
Qualcomm-CTO Q Hommes erklärt, ChipStack habe “das Potenzial, unseren Ansatz für komplexes Chip-Design grundlegend zu verändern,” und man sehe “bereits Ergebnisse.”
Telechips nutzt die Plattform für den Dolphin5, einen KI-nativen Chipset für autonomes Fahren. Das ist einer der aufschlussreichsten Anwendungsfälle: sicherheitskritisches Silizium, bei dem Designkorrektheit nicht verhandelbar ist.
Samsung Electronics arbeitet mit Cadence an der Einführung von ChipStack an fortschrittlichen Foundry-Nodes. SK hynix, MediaTek, Realtek, Renesas, Altera (Intel) und AMD vervollständigen die Liste bestätigter Partner.
Bemerkenswert: Die meisten Unternehmen sprechen von “ersten Ergebnissen” oder “Potenzial.” Die Plattform ist neu. Die Behauptung der 10-fachen Automatisierung bezieht sich auf die Abdeckung des Workflows, nicht auf eine Beschleunigung um Faktor 10 ab dem ersten Tag.
Cadence gegen Synopsys: Das KI-Wettrüsten in der EDA
Man kann über ChipStack nicht reden, ohne Synopsys DSO.ai zu erwähnen, das seit seiner Einführung der größte Name bei KI-gestützter EDA ist. Beide Unternehmen teilen sich den EDA-Markt fast gleichmäßig: Synopsys mit rund 31% Marktanteil, Cadence mit 30%.
DSO.ai arbeitet als autonomer Optimierungsagent innerhalb einzelner Tools. Es durchsucht riesige Lösungsräume, um optimale Kompromisse bei Leistung, Performance und Fläche (PPA) zu finden. Synopsys berichtet, dass Aufgaben, die früher fünf Ingenieure und drei Wochen brauchten, mit DSO.ai in fünf Stunden erledigt werden können. Das ist real und durch mehrere Kunden bestätigt.
Aber DSO.ai optimiert innerhalb eines einzelnen Tools oder Schritts. ChipStacks Ansatz ist die Orchestrierung über den gesamten Flow. Synopsys reagiert: Auf der DAC 2025 wurde AgentEngineer vorgestellt, ein eigenes Multi-Agenten-System in Partnerschaft mit Microsoft. Die Roadmap reicht von Einzelagenten-Aktionen (L2) über komplexe Multi-Agenten-Aktionen (L3) bis hin zu dynamischer Flow-Optimierung (L4) und autonomer Entscheidungsfindung (L5).
| Merkmal | Cadence ChipStack | Synopsys DSO.ai / AgentEngineer |
|---|---|---|
| Umfang | Vollständige RTL-zu-GDSII-Orchestrierung | Schrittweise Optimierung (DSO.ai); Multi-Agent geplant (AgentEngineer) |
| Architektur | Super Agent + Task-Agenten + Agent Fabric | Autonomer Suchagent (DSO.ai); AgentEngineer in Vorschau |
| Kunden | 10 benannte Kunden zum Launch | Hunderte nutzen DSO.ai; AgentEngineer im Early Access |
| Reifegrad | Launch April 2025 | DSO.ai seit 2020; AgentEngineer als Prototyp |
Die ehrliche Einschätzung: Cadence hat heute die ambitioniertere Architektur, aber Synopsys verfügt über Jahre an Produktionsdaten aus DSO.ai. Gewinnen wird, wer messbare PPA-Verbesserungen liefert, nicht wer die beeindruckendere Präsentation hat.
Was “10-fache Automatisierung” wirklich bedeutet
Cadences 10x-Behauptung verdient eine genauere Betrachtung. Sie behaupten nicht, dass Chips 10-mal schneller entworfen werden. Sie behaupten, ChipStack automatisiere 10-mal mehr des Design-Workflows als bisherige Ansätze.
Der Unterschied ist wesentlich. Wenn ein traditioneller Flow 100 manuelle Eingriffspunkte erfordert und bestehende KI-Tools 5 davon automatisieren, wäre die Automatisierung von 50 eine 10-fache Verbesserung der Abdeckung. Das kann sich in signifikante Zeit- und Kosteneinsparungen übersetzen, aber die Beziehung ist nicht linear. Manche der 50 neu automatisierten Schritte sind möglicherweise trivial, während die verbleibenden 50 manuellen die schwierigsten sein könnten.
Der EDA-Markt soll bis 2035 auf 34,7 Milliarden Dollar anwachsen, mit einer Wachstumsrate, die darauf hindeutet, dass die Branche an reale KI-getriebene Automatisierung glaubt. Bei Designkosten im dreistelligen Millionenbereich für fortschrittliche Nodes zahlt sich selbst eine 20-prozentige Reduktion der Engineering-Zeit um ein Vielfaches aus.
Für Entscheider in der DACH-Region, wo Unternehmen wie Infineon und NXP (mit Standorten in Österreich und Deutschland) stark im Chipdesign aktiv sind, stellt sich nicht die Frage, ob KI-gestützte EDA-Tools eingesetzt werden. Die Frage ist, welche Plattform weniger Lock-in erzeugt. Cadence und Synopsys wollen jeweils Kunden auf ihrem Stack. Die Tools sind leistungsfähig, aber die Wechselkosten sind real.
Häufig gestellte Fragen
Was ist Cadence ChipStack?
Cadence ChipStack ist die erste agentenbasierte KI-Plattform der Halbleiterindustrie für den IC-Entwurf. Sie nutzt eine dreischichtige Architektur: einen Super Agent, der plant und koordiniert, domänenspezifische Task-Agenten für Logik, Physical Design und Signoff, sowie ein Agent Fabric, das Foundation-Modelle mit proprietären Halbleiterdaten verbindet. Ziel ist die Automatisierung des gesamten Chip-Design-Workflows von RTL bis GDSII.
Wie unterscheidet sich ChipStack von Synopsys DSO.ai?
DSO.ai optimiert einzelne Schritte im Chip-Design-Flow und sucht nach optimalen PPA-Werten innerhalb eines Tools. ChipStack orchestriert den gesamten Designablauf mit einem Multi-Agenten-System, in dem ein Super Agent domänenspezifische Task-Agenten koordiniert. Synopsys entwickelt mit AgentEngineer eine eigene Multi-Agenten-Antwort.
Welche Unternehmen nutzen Cadence ChipStack?
Zehn große Halbleiterunternehmen bestätigten den Einsatz oder die Zusammenarbeit zum Launch: NVIDIA, Qualcomm, Samsung Electronics, AMD, Altera (Intel), SK hynix, MediaTek, Realtek, Renesas und Telechips. NVIDIA setzt ChipStack in seinen fortschrittlichsten Programmen ein.
Ersetzt ChipStack menschliche Chip-Designer?
Nein. ChipStack verfolgt einen Human-in-the-Loop-Ansatz, bei dem Ingenieure übergeordnete Designziele vorgeben und die Kontrolle behalten. Die KI-Agenten übernehmen die repetitive Orchestrierung, das Parametertuning und mehrstufige Workflows. Ingenieure konzentrieren sich auf Architekturentscheidungen.
Was bedeutet 10-fache Automatisierung bei Cadence?
Cadence behauptet, ChipStack automatisiere bis zu 10-mal mehr des IC-Design-Workflows als bisherige Ansätze. Gemeint ist die Abdeckung automatisierter Schritte, nicht eine 10-fache Geschwindigkeitssteigerung. Die tatsächliche Zeitersparnis hängt davon ab, welche Schritte automatisiert werden und wie komplex die verbleibenden manuellen Schritte sind.